 |
 |
| Home > サポート情報 > 旧製品情報 > 旧製品FAQ > NAREF FAQ |
CPUのクロックは変更できますか？
CPUのクロックは性能限界（Nios ver.2.0 32bit で、33MHz程度）なため、50MHz動作はできません。
FPGA内蔵PLLを使用したり、拡張コネクタを経由して、外部から性能限界以下のCPUクロックを供給し、動作させることは可能です。
なお、基板上には50MHzの水晶発振器が実装されており、これを２分周した25MHzをCPU以外にPHYへも供給しています。（PHYへ供給する25MHzは変更できません）
拡張コネクタの仕様を教えてください。
弊社ホーム・ページにある、取扱説明書に記載されています。ダウンロードして確認してください。
なお、使用しているAPEX-Eデバイスは、LVTTLインターフェースであり、5.0[V]耐圧はありません。
FPGAの使用率（空き容量）を教えてください。
以下に出荷時構成での配置／配線結果を示します。
|
※ESBはEthernetMACで4KByte使用
実装されているFPGAデバイスの変更はできますか？
ボードは160Eの他、200E,300Eにて動作を確認しておりますが、現状（2002年7月時点）は販売予定を立てておりません。
ある程度の数量（最低１０台〜）がまとまれば、対応可能です。
評価ボードを購入した場合の納入物を教えてください。
評価ボード本体の他、以下の添付品があります。
|
MAC_YG0129試用版とは何ですか？
MAC_YG0129試用版は、MAC_YG0129の正規版購入前に「事前評価を可能とする」事を目的に、「試用版の機能制限」を加え、無償配布を許したバージョンです。
MAC_YG0129試用版の機能制限について教えてください。
以下の２点の使用上の制限のみ追加されています。
1) 試用版で送受信を可能にするには1 度、キーレジスタにキャラクタで
「YDKINC」と入力する必要があります。
2) 試用版では電源投入後約４時間(25MHz使用時)で送受信できなくなります。