Home > サポート情報 > 旧製品情報 > 旧製品FAQ > NARE10 FAQ
サポート情報

旧製品FAQ

NARE10FAQ

ALTERA社のNios開発キットとの違いは何ですか?

弊社のNAREシリーズ評価ボードには、開発ツールは付属していません。
開発例としてのボードと、サンプルプログラムのみが供給されます。

← BACK

ボードの特徴を教えてください。

NARE10ボードは、ALTERA社から供給される以下の開発キットに含まれるボード機能(FPGA,メモリ、uart、Ethernet)を名刺大の一枚の基板に集約してあります。
・EXCALIBUR 開発 Kit Nios 用
・Nios Ethernet 開発Kit
また、拡張コネクタを40pin 1個のみですが用意していますので、FPGA上に任意のユーザー回路を構築し接続することができます。

← BACK

CPUのクロックは変更できますか?

CPUのクロックは性能限界(Nios ver.2.0 32bit で、37MHz程度)なため、40MHz動作はできません。
拡張コネクタを経由して、外部から性能限界以下のCPUクロックを供給し、動作させることは可能です。

なお、基板上には40MHzの水晶発振器が実装されており、これを2分周した20MHzをCPU以外にMAC/PHYへも供給しています(MAC/PHYへ供給する20MHzは変更できません)。

← BACK

拡張コネクタの仕様を教えてください。

弊社ホーム・ページにある、取扱説明書に記載されています。ダウンロードして確認してください。

← BACK

FPGAの使用率(空き容量)を教えてください。

以下に出荷時構成での配置/配線結果を示します。

Chip name NARE10_TOP
Device name EP1K100QC208-1
Total logic elements 3431 / 4992 ( 68 % )
Total pins T 132 / 147 ( 89 % )
Total EAB bits 16384 / 49152 ( 33 % )

← BACK

評価ボードを購入した場合の納入物を教えてください。

評価ボード本体の他、以下の添付品があります。

ACアダプタ 5V、2.1A
デバック・ポート専用ケーブル
添付CD-ROM 各種ドキュメント(取扱説明書、FPGA作成手順、他)
PWB資料(回路図、部品表、外形図)
FPGAデータ(TOP階層RTL、端子設定情報)
サンプル・プログラム(HTTP、TELNET、SMTP他)

← BACK




pagetop ▲